切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › verilog语法求助
返回列表 发新帖
查看: 1351|回复: 2

verilog语法求助

[复制链接]
explor 发表于 2011-4-22 16:10:37 | 显示全部楼层 |阅读模式
哪位高手帮忙解释一下这条语句：x8 = x7 + {{7{y7[DATA_WIDTH-1]}},y7[DATA_WIDTH-1:7]};
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
wywhust 发表于 2011-4-24 12:47:29 | 显示全部楼层
{{7{y7[DATA_WIDTH-1]}},y7[DATA_WIDTH-1:7]};，就是对y7的[DATA_WIDTH-1位进行7次连接操作，然后和y7的DATA_WIDTH-1:7位进行连接。  最后和x7求和赋值给x8啊
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

fusion317 发表于 2011-4-28 16:58:15 | 显示全部楼层
同意楼上
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-23 02:17 , Processed in 0.061954 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表