请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 64|回复: 1

PLL模块和FD模块

[复制链接]
小舍YZ 发表于 2017-9-14 17:09:43 | 显示全部楼层 |阅读模式
PLL模块

本模块的主要作用是将输入的40Mhz信号倍频至200Mhz,PLL模块如图4-10。其中,CLK_IN为输入时钟。CLK_OUT为输出时钟。

图4-10 PLL模块

由图4-11可以看出,PLL模块将输入CLK_IN=40Mhz倍频CLK_OUT=200Mhz。

图4-11 PLL模块仿真图

FD模块

本模块的主要作用是将输入的200Mhz分频至200Khz,程序如下。其中,CLK为输入时钟。CLKOUT为输出时钟。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164,ALL;
ENTITY FENPIN IS
        PORT
        (
                CLK                        : IN        STD_LOGIC;
                CLKOUT                : OUT        STD_LOGIC
        );
END FENPIN;
ARCHITECTURE A OF FENPIN IS
SIGNAL        NUMBER        : INTEGER RANGE 0 TO 498;
        SIGNAL        DATA        : STD_LOGIC;
BEGIN
        PROCESS (CLK)
        BEGIN
        IF(CLK ‘EVENT AND CLK=’1’)THEN
                IF(DATA='1')THEN
                        CLKOUT<='1';
                END IF;
                IF(DATA='0')THEN
                        CLKOUT<='0';
                END IF;
                NUMBER<=NUMBER+1;
                IF(NUMBER>=1)THEN
                        IF(NUMBER=498)THEN
                                NUMBER<=0;
                                DATA<=NOT DATA;
                        END IF;
                END IF;
        END IF;
        END PROCESS;
END A;
由图4-13可以看出,FD模块将输入CLK(图4-12)分频至CLKOUT。

图4-12 CLK时钟信号(clk=200Mhz)

图4-13 FD模块仿真图(clkout=200khz)

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?我要注册

x
zhangyukun 发表于 2017-9-15 09:16:17 | 显示全部楼层
PLL模块和FD模块
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2017-11-19 09:02 , Processed in 0.502568 second(s), 23 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表