IIC总线接口设计

IIC总线接口设计

IIC总线接口的设计是整个系统设计的关键之一，从本章起，开始介绍IIC总线接口的内部模块的设计。在接口模块设计中，主要介绍模块要实现的功能和设计的思路，并给出用QuartusⅡ软件对每一个模块编译生成的单个电路模块。

实现功能

通过是用Verilog HDL语言在FPGA上实现IIC总线接口，该接口接收来自高速设备或片上总线的读写命令信号、地址信号、并行数据信号，并把它们转换为相应的串行信号发送到Slave器件中去，它还发送应答信号，以便让主器件来调节发送或接收数据的速度移配合从器件的接收，写，和发送，读，数据。

鉴于IIC总线的规范，其接口主要完成的功能如下：
1、具有软件可编程系统时钟频率
2、软件可编程响应位
3、启动/停止/重启/响应各种触发状态
4、支持系统扩展
5、仅支持时钟同步，不支持仲裁
6、随机读取总线数据和状态

接口定义了2个传输速度：
标准模式——100 Kbps
快速模式——400 Kbps   

IIC总线接口设计

IIC总线接口设计

IIC总线接口设计