集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1978|回复: 6

FPGA CLK信号设计

[复制链接]
zhiweiqiang33 发表于 2017-10-15 18:11:41 | 显示全部楼层 |阅读模式
本帖最后由 zhiweiqiang33 于 2017-10-16 14:58 编辑

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| zhiweiqiang33 发表于 2017-10-16 14:59:19 | 显示全部楼层
这个资料挺不错的
芙蓉王 发表于 2017-10-17 11:22:46 | 显示全部楼层
FPGA CLK信号设计
fpga_feixiang 发表于 2017-10-17 13:37:27 | 显示全部楼层
谢谢楼主分享...................
 楼主| zhiweiqiang33 发表于 2017-10-23 12:14:18 | 显示全部楼层
时钟约束资料 clk设计节点的相关解决案例
 楼主| zhiweiqiang33 发表于 2017-10-26 10:38:56 | 显示全部楼层
这个资料挺不错的

508482294 发表于 2022-2-19 16:52:58 | 显示全部楼层
FPGA CLK信号设计
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-18 02:23 , Processed in 0.065623 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表