请选择 进入手机版 | 继续访问电脑版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1226|回复: 2

VHDL与Verilog HDL的发展历程

[复制链接]
fpga_feixiang 发表于 2017-11-17 17:53:43 | 显示全部楼层 |阅读模式
HDL诞生于1982年。在1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本,IEEE-1076(简称87版)之后,各EDA公司相继推出了自己的VHDL设计环境,或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受,并逐步取代了原有的非标准的硬件描述语言。而Verilog HDL是由GDA(Gateway Design Automation)公司的PhilMoorby在1983年末首创的,最初只设计了一个仿真与验证工具,之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功,从而使得Verilog HDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司,使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了Verilog HDL,并成立LVI组织以促进Verilog HDL成为IEEE标准,即IEEE Standard 1364-1995。        
        由于GDA公司本就偏重于硬件,所以不可避免地Verilog HDL就偏重于硬件一些,故Verilog HDL的底层统合做得非常好。所以,Verilog HDL作重强调集成电路的综合;另外,学习过Verilog HDL的朋友应该知道,Verilog HDL很具有C语言的风格,不能说“所有”,但结果差不多,也具有C语言一样的不严密性。所以在硬件电路设计时就得有相应的考虑。
        VHDL的逻辑综合就较之Verilog HDL要出色一些,强调于组合逻辑的综合。
陈飞龙 发表于 2017-11-19 14:59:21 | 显示全部楼层
VHDL的行为叫做process
Verilog的行为叫做always
zhangyukun 发表于 2017-11-20 09:32:56 | 显示全部楼层
VHDL与Verilog HDL的发展历程
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-3-29 20:51 , Processed in 0.067875 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表