集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1616|回复: 7

FPGA的时钟质量对设计的影响

[复制链接]
zhiweiqiang33 发表于 2017-12-22 10:03:47 | 显示全部楼层 |阅读模式

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
奋斗的小孩 发表于 2017-12-23 19:32:06 | 显示全部楼层
值得一看········
 楼主| zhiweiqiang33 发表于 2017-12-24 12:14:58 | 显示全部楼层
基础性资料 值得看看
fpga_feixiang 发表于 2017-12-25 10:43:45 | 显示全部楼层
谢谢楼主分享~~~~~~~~
 楼主| zhiweiqiang33 发表于 2017-12-26 14:19:36 | 显示全部楼层
不客气的 希望这个资料对大家的学习有用
晓灰灰 发表于 2017-12-26 16:01:26 | 显示全部楼层
FPGA的时钟质量对设计的影响
雷磊 发表于 2022-1-15 16:58:10 | 显示全部楼层
FPGA的时钟质量对设计的影响
508482294 发表于 2022-2-15 16:46:59 | 显示全部楼层
FPGA的时钟质量对设计的影响
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-18 03:05 , Processed in 0.065709 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表