能否帮我分析一下：verilog语言中同步复位和异步复位各自优缺点？

wolfson · 发表于 2011-5-10 11:40:08

能否帮我分析一下：verilog语言中同步复位和异步复位各自优缺点？
verilog设计中采用什么复位方式较好？

wolfson · 发表于 2011-5-10 21:13:21

顶以下，找到最佳答案：异步触发同步释放。

I2C · 发表于 2011-5-10 21:22:22

忽悠人还是

至芯兴洪 · 发表于 2011-5-10 22:32:35

看用在什么地方，不同的设计复位的方不同取得的效果不一样，复位dsp 和复位ram，同步，异步复位所用的面积是有很大区别的，今天我见到个设计用的是异步复位同步释放，把复位信号经过两级寄存器，但只是把复位信号作为条件，另外在功能模块中产生一个复位信号，经过两级寄存器输出作为全局复位信号

		自动登录	找回密码
密码			我要注册

站长推荐 /1