集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1340|回复: 2

vivado如何实现增量编译,加快布局布线

[复制链接]
晓灰灰 发表于 2018-5-8 10:05:15 | 显示全部楼层 |阅读模式
增量编译设计:

1、首先完成非增量编译,获得参考的布局布线dcp文件;

2、当逻辑修改小于5%,需重新出版本,采用增量编译

3、按步骤打开:implementation setting——options——incremental compile,浏览文件

4、选择.runs / impl_1 / *.dcp

5、点击run implementation,等待结果

效果:预计能减少30%左右的时间。
 楼主| 晓灰灰 发表于 2018-5-8 10:12:18 | 显示全部楼层
vivado如何实现增量编译,加快布局布线
zhangyukun 发表于 2018-5-9 10:25:18 | 显示全部楼层
vivado如何实现增量编译,加快布局布线
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-2 17:06 , Processed in 0.058750 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表