verilog实现三次样条插值求信号包络

最近着手做用verilog实现EMD算法，需要用到三次样条插值法求信号的包络线，请问有做过类似算法实现的吗，可以讲一下verilog实现三次样条插值的思路吗，或者相互交流探讨一下吗？