关于Chipscope的一些基础问题

关于IOSTANDARD和Keep Hierarchy的问题很有用，尤其是Keep Hierarchy，调试大工程，多层模块情况下用chipscope看片上运行结果时，很多情况下会因为XST综合优化把NET改名或删除（基本会改成上一层模块的端口定义名），连接ChipScope核的时候不好找，一旦连错后患无穷

可以对不想优化掉的寄存器后面加上/*keep synthesis = 1*/这个指令，这个在ise的document中有，这个指令可能写的有错误，但是差不多是这个，verilog的和vhdl的不一样

可以新建icon  和ila 内核， 定义好要观测的信号以及宽度，在.v文件中  再输入要监测的信号量，虽然麻烦，但是准确。