基于FPGA的verilog 代码设计的FIR数字滤波器实现

Python029 · 发表于 2018-8-14 14:55:18

Python029 · 发表于 2018-8-17 10:53:29

大家好，请教一下，FPGA时钟输入可以使用差分输入时钟吗？

Python029 · 发表于 2018-8-21 10:52:57

培训体会：
参加过至芯科技FPGA就业班后，感觉通过学习基础打牢固了，能进行企业中的典型应用开发了，又接着报名参加了至芯科技的FPGA高级培训班，李凡老师介绍了FPGA图像、数字信号处理，SOPC 开发， PCI采集卡，fpga高级开发技巧等，受益匪浅，自己对fpga常见开发方向都能把握了，也学习了多个项目案例，从中学习到了大型项目开发经验。李老师的项目开发经验很丰富，从李老师身上学到了很多开发技巧，李老师也乐于言传身教，一个困难反复手把手教。

1803期
中北大学
徐xx

		自动登录	找回密码
密码			我要注册

基于FPGA的verilog 代码设计的FIR数字滤波器实现

本帖子中包含更多资源

站长推荐 /1