请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 288|回复: 1

使用FIFO IP核中的normal mode 和 show-ahead mode解析

[复制链接]
qq951324122 发表于 2018-8-20 18:18:34 | 显示全部楼层 |阅读模式

1、在学习FIFO的过程中,通过modesim仿真观测 FIFO 读写时序,遇到了一些问题,于是分享一下自己的心得,主要说一下normal mode 和 show-ahead mode 的问题。
2、normal mode 和 show-ahead mode 这 2 种模式的区别:
        normal mode 是指在读 FIFO 的过程中,当在读时钟上升沿检测到 rdreq (读请求/读使能)信号为高电平,在数据输出端 q 会输出对应数据;
        show-ahead mode 是指在读 FIFO 的过程中,数据输出端 q 输出第一个数据;当 rdreq 的高电平到来时,数据输出端 q 输出第二个数据。
    这 2 中模式的区别在于, show-ahead mode 的输出要比 normal mode 早一拍。
3、我例化了 1 个FIFO 配置如下:
                                                        写时钟:50MHz;写位宽:16bit。
                                                        读时钟:100MHz;读位宽:8bit。
    仿真文件实现的功能为先写 256 个从 0 开始的顺序数,写完后开始读这 256 个数据。这里只分析读数据的波形图。
  (1)当我采用 normal mode 模式时:
               
           在rdreq为 1 的第一个上升沿,q 输出之前写入的第一个 16bit 的低 8bit ,用 16 进制表示为 00,在第二个时钟沿输出高 8 位,16 进制表示仍为 00。rdusedw 信号的值在读开始之前为0,在 rdreq 为 1 的第 1 个时钟沿时仍为 0,在第二个时钟沿变为511,即 rdusedw 的变化会延迟一拍输出。rdfull 信号则在 rdreq 为 1 的第一个时钟沿变为 0 ,是立即改变的。
   (2)当采用 show-ahead mode 模式时,只有 q 输出的数据会提前一拍。其他信号时序不变。
               
        可以看出,  在rdreq为 1 的第一个上升沿读出的数据已经为第一个写入的 16bit 的高 8 bit数据,低 8 bit 已经在在rdreq为 1 的第一个上升沿的前一个沿输出。rdusedw 信号的值在rdreq为 1 的第二个上升沿变为 511 。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?我要注册

x
zhangyukun 发表于 2018-8-21 10:16:37 | 显示全部楼层
使用FIFO IP核中的normal mode 和 show-ahead mode解析
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-1-19 13:02 , Processed in 0.072423 second(s), 23 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表