切换到窄版

集成电路技术分享»论坛 › › FPGA技术交流 › 为什么ise中的Independent Clocks (RD_CLK, WR_CLK), Bu ...

发新帖

查看: 1036|回复: 0

为什么ise中的Independent Clocks (RD_CLK, WR_CLK), Built-in FIFO，写使能一直为1，

ccs 发表于 2019-2-22 10:31:45 | 显示全部楼层 |阅读模式

为什么ise中的Independent Clocks (RD_CLK, WR_CLK), Built-in FIFO，写使能一直为1，就是写不进数呢

FPGA工程师就业培训班（保就业）

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-4-20 03:38 , Processed in 0.059271 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表