影响FPGA设计周期生产力的最大因素是什么？

影响FPGA设计周期生产力的最大因素是什么？

我顶一下，个人认为有以下几点
要提供最大的生产力，一个完整的FPGA设计环境应当包括如下一些主要特性：
　　　　
（1）    快速确定时序问题 - 所提供的工具能够为设计师提供关键信息，从而使他们迅速发现潜在的瓶颈。

（2）    利用一系列视图探究结果 - 并非所有问题都是采用同样的方法解决的。设计良好的工具可以让设计师从多个视角察看有关时序路径的信息。这些工具既可以提供足够的细节，又能够保持问题的焦点。

（3）    以设计为中心，而非工具 - 能够在不同视图间无缝切换，工具操作是透明的，但设计问题依然清晰。

（4）    提供有意义的中间结果 - 生产力包括能在尽早的阶段监测设计性能。如果设计师可以尽早解决问题，直接产生的结果是每天可　　以有更多的反复机会。

（5）    管理复杂的源代码结构 - FPGA设计工具需要方便源文件的管理，提供兼容设计人员所喜好的源代码控制机制的能力和方法。

利用一系列视图探究结果 - 并非所有问题都是采用同样的方法解决的。设计良好的工具可以让设计师从多个视角察看有关时序路径的信息。这些工具既可以提供足够的细节，又能够保持问题的焦点。