集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1050|回复: 2

VHDL语言的基本结构

[复制链接]
fpga_feixiang 发表于 2019-3-9 17:13:50 | 显示全部楼层 |阅读模式
实体:说明主要描述的是一个设计单元的外部特征,即对外的输入/输出接口及一些用于结构体的参数定义。

规则一:建议将VHDL的标识符或基本语句关键词,以大写方式表示;而又设计者添加的内容有小写字母表示。


1、GENERIC类属说明语句
作用:是操作者很容易的改变一个设计实体或一个元件的内部电路的结构和规模。

结构:引到一个类属参量表,在表中提供时间参数及总线宽度等内部信息。

2、PORT端口说明
常用的端口类别:

IN(输入): 仅允许数据流进入端口 用于 时钟输入、控制输入、单项数据输入。

OUT(输出):  仅允许数据流流出端口 用于终端计数一类的输出,不能用于反馈。

BUFFER(缓冲):主要用于内部的反馈

INOUT(双向): 也可以用于内部的反
大鹏 发表于 2019-3-10 13:38:16 | 显示全部楼层
VHDL语言的基本结构
zhangyukun 发表于 2019-3-11 09:18:52 | 显示全部楼层
VHDL语言的基本结构
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-1 15:01 , Processed in 0.057948 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表