切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 求代做毕业设计，用verilog写几个排序，价格详谈
返回列表 发新帖
查看: 1866|回复: 1

求代做毕业设计，用verilog写几个排序，价格详谈

[复制链接]
shakejay 发表于 2011-6-6 20:05:39 | 显示全部楼层 |阅读模式
要求：用verilog hdl实现冒泡排序，快速排序，选择排序和堆排序，并在quartus2上面实现仿真，因为时间紧急，明天就交代码，所以希望会的大侠帮个忙，
QQ：543795685
加QQ详谈
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| shakejay 发表于 2011-6-6 20:55:47 | 显示全部楼层
跪求大侠帮助！！！
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-23 11:12 , Processed in 0.087817 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表