请选择 进入手机版 | 继续访问电脑版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 92592|回复: 166

011夏宇闻教授视频之FPGA设计中verilog中reg和wire的不同点(至芯科技FPGA培训视频...

[复制链接]
CPLD 发表于 2011-6-10 05:30:08 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2014-4-6 12:49 编辑

夏宇闻教授视频之FPGA设计中verilog中reg和wire的不同点(至芯科技FPGA培训视频教程)      



游客,如果您要查看本帖隐藏内容请回复
easydesigner 发表于 2011-11-5 11:05:49 | 显示全部楼层
谢谢分享!!!
ok1246 发表于 2011-11-5 11:32:12 | 显示全部楼层
多谢。。。
sulilittle 发表于 2011-11-5 23:03:32 | 显示全部楼层
看看啊 ~~~
wyckk1987101 发表于 2011-11-6 10:36:08 | 显示全部楼层
谢谢楼主,很给力。
forevernoob 发表于 2011-11-8 19:15:50 | 显示全部楼层
@@xiexie louzhu
xilinx—V 发表于 2011-12-6 09:01:48 | 显示全部楼层
??????????????????????????????????????????????
huangrongyuan 发表于 2011-12-17 22:39:25 | 显示全部楼层
i卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡卡
一根烟2012 发表于 2012-1-5 21:55:30 | 显示全部楼层
个哥哥哥哥哥哥哥哥哥哥哥哥哥哥
安圣基 发表于 2012-1-5 22:49:09 | 显示全部楼层
反对哥哥哥哥哥哥哥哥哥哥哥
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-3-29 10:35 , Processed in 0.096636 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表