请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册
搜索
查看: 2310|回复: 5

数字IC可测性设计及其EDA流程

[复制链接]
lcytms 发表于 2019-3-22 09:31:26 | 显示全部楼层 |阅读模式
本帖最后由 lcytms 于 2019-3-22 09:33 编辑

数字IC可测性设计及其EDA流程

李正光12,雷 加2
(1.怀化学院物理 系,湖南省怀化市 418008;
2.桂林电子工业学院电子工程系,广西壮族自治区桂林市 541004)

【摘 要】
介绍了数字IC可测性设计 (DFT)的概念和方法及其在电子设计自动化(EDA)环境中的实现流程。
DFT实质上就是在设计 时更改或添加设计结构和模块 ,使之能够满足测试的需要 。
它的目标包括 :所设计的电路和系统易于测试 ;由此设计所引起的附加硬件应尽可能少 ;
电路的附加部分对原来电路的性能影响应尽可能少;设计方法的适应面要广。
着重介绍了内建自测试DFT、内扫描DFT、边界扫描DFT、IEEE P1500— —嵌入式核的测试标准。

关键词 :可测性设计 ,IC测试 ,电子设计自动化 (EDA)

中图分类号 :TN407

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?我要注册

x
 楼主| lcytms 发表于 2019-3-22 09:34:27 | 显示全部楼层
数字IC可测性设计及其EDA流程
p1

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?我要注册

x
 楼主| lcytms 发表于 2019-3-22 09:35:20 | 显示全部楼层
数字IC可测性设计及其EDA流程
p2

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?我要注册

x
 楼主| lcytms 发表于 2019-3-22 09:36:32 | 显示全部楼层
数字IC可测性设计及其EDA流程
p3

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?我要注册

x
 楼主| lcytms 发表于 2019-3-22 09:37:45 | 显示全部楼层
数字IC可测性设计及其EDA流程
p4

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?我要注册

x
hyhyx1 发表于 2019-6-22 10:50:00 | 显示全部楼层
这论文水平看来挺高的样子
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备20003123号-1 )

GMT+8, 2021-4-13 22:15 , Processed in 0.055153 second(s), 20 queries .

Powered by Discuz! X3.4

Copyright © 2001-2021, Tencent Cloud.

快速回复 返回顶部 返回列表