请选择 进入手机版 | 继续访问电脑版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1088|回复: 0

USB总线信号

[复制链接]
fpga_feixiang 发表于 2019-4-18 16:25:02 | 显示全部楼层 |阅读模式
USB使用差分传输模式,两根数据线D+和D-。

差分信号1:D+>2.8V,D-<0.3V;
差分信号0:D->2.8V,D+<0.3V。
J状态和K状态
低速下:D+为“0”,D-为“1”是为“J”状态,“K”状态相反;
全速下:D+为“1”,D-为“0”是为“J”状态,“K”状态相反;
高速同全速。
SE0状态
D+为“0”,D-为“0”
IDLE状态
低速下空闲状态为“K”状态;
全速下空闲状态为“J”状态;
高速下空闲状态为“SE0”状态。
针对全速模式,有以下几个重要信号:

Reset信号
主机在要和设备通信之前会发送Reset信号来把设备配置到默认的未配置状态。即SE0状态保持10ms。
Resume信号
20ms的K状态+低速EOP
Suspend信号
3ms以上的J状态
SOP信号
从IDLE状态切换到K状态
EOP信号
持续2位时间的SE0信号,后跟随1位时间的J状态
SYNC信号
3个重复的K、J状态切换,后跟随2位时间的K状态

suspend、resume信号

SYNC信号
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-3-29 01:15 , Processed in 0.064338 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表