请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 163|回复: 1

什么是竞争与冒险?怎样判断?如何消除?

[复制链接]
fpga_feixiang 发表于 2019-5-15 16:07:08 | 显示全部楼层 |阅读模式
1)、在进行组合逻辑电路的分析与设计的时候,如果不考虑逻辑门的延迟时间对电路产生的影响,就认为电路的输入与输出均处于稳定的逻辑电平。

实际上,信号经过逻辑门电路都需要一定的时间,由于不同路径上门的级数不同,信号经过不同路径传输的时间不同,或者门的级数相同,而各个门延迟时间的差异,也会造成传输时间的不同,因此,电路在信号电平变化瞬间,可能与稳态下的逻辑功能不一致,产生错误输出,这种现象就是电路中的竞争-冒险。

竞争:组合电路中,某一输入变量经过不同途径传输后,到达电路中某一汇合点的时间有先有后,这种现象称为竞争。

冒险:由竞争而可能产生输出干扰脉冲的现象称为冒险。

(2)、判断法

代数法
如果逻辑表达式中出现有相反的信号,可能会出现竞争-冒险现象。例如:,在B=C=0时,。

卡诺图法
有两个相切的卡诺圈,并且相切处没有其他卡诺圈包围,可能会出现竞争-冒险现象。

(3)、消除法

加滤波电路,消除毛刺的影响
加选通信号,避开毛刺
增加冗余项,消除逻辑冒险
---------------------
Sunlife 发表于 2019-5-16 10:11:36 | 显示全部楼层
                     
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-8-26 08:57 , Processed in 0.085334 second(s), 22 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表