请选择 进入手机版 | 继续访问电脑版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1280|回复: 1

DDR2与DDR的区别

[复制链接]
fpga_feixiang 发表于 2019-11-13 16:18:09 | 显示全部楼层 |阅读模式
在了解DDR2内存诸多新技术前,先让我们看一组DDR和DDR2技术对比的数据。
1、延迟问题:
从上表可以看出,在同等核心频率下,DDR2的实际工作频率是DDR的两倍。这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。换句话 说,虽然DDR2和DDR一样,都采用了在时钟的上升延和下降延同时进行数据传输的基本方式,但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也 就是说,在同样100MHz的工作频率下,DDR的实际频率为200MHz,而DDR2则可以达到400MHz。

这样也就出现了另一个问题:在同等工作频率的DDR和DDR2内存中,后者的内存延时要慢于前者。举例来说,DDR 200和DDR2-400具有相同的延迟,而后者具有高一倍的带宽。实际上,DDR2-400和DDR 400具有相同的带宽,它们都是3.2GB/s,但是DDR400的核心工作频率是200MHz,而DDR2-400的核心工作频率是100MHz,也就 是说DDR2-400的延迟要高于DDR400。

2、封装和发热量:
DDR2内存技术最大的突破点其实不在于用户们所认为的两倍于DDR的传输能力,而是在采用更低发热量、更低功耗的情况下,DDR2可以获得更快的频率提升,突破标准DDR的400MHZ限制。

DDR内存通常采用TSOP芯片封装形式,这种封装形式可以很好的工作在200MHz上,当频率更高时,它过长的管脚就会产生很高的阻抗和寄生电容,这会 影响它的稳定性和频率提升的难度。这也就是DDR的核心频率很难突破275MHZ的原因。而DDR2内存均采用FBGA封装形式。不同于目前广泛应用的 TSOP封装形式,FBGA封装提供了更好的电气性能与散热性,为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。

DDR2内存采用1.8V电压,相对于DDR标准的2.5V,降低了不少,从而提供了明显的更小的功耗与更小的发热量,这一点的变化是意义重大的。

DDR2采用的新技术:
除了以上所说的区别外,DDR2还引入了三项新的技术,它们是OCD、ODT和Post CAS。

OCD(Off-Chip Driver):也就是所谓的离线驱动调整,DDR II通过OCD可以提高信号的完整性。DDR II通过调整上拉(pull-up)/下拉(pull-down)的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性;通 过控制电压来提高信号品质。

ODT:ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上,不同的内存模组对终结电路的要求是不一样的, 终结电阻的大小决定了数据线的信号比和反射率,终结电阻小则数据线信号反射低但是信噪比也较低;终结电阻高,则数据线的信噪比高,但是信号反射也会增加。 因此主板上的终结电阻并不能非常好的匹配内存模组,还会在一定程度上影响信号品质。DDR2可以根据自已的特点内建合适的终结电阻,这样可以保证最佳的信 号波形。使用DDR2不但可以降低主板成本,还得到了最佳的信号品质,这是DDR不能比拟的。

Post CAS:它是为了提高DDR II内存的利用效率而设定的。在Post CAS操作中,CAS信号(读写/命令)能够被插到RAS信号后面的一个时钟周期,CAS命令可以在附加延迟(Additive Latency)后面保持有效。原来的tRCD(RAS到CAS和延迟)被AL(Additive Latency)所取代,AL可以在0,1,2,3,4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期,因此ACT和CAS信号永远也不会 产生碰撞冲突。

总的来说,DDR2采用了诸多的新技术,改善了DDR的诸多不足,虽然它目前有成本高、延迟慢能诸多不足,但相信随着技术的不断提高和完善,这些问题终将得到解决。

为 何包括Intel和AMD以及A-DATA在内的众多国际顶级厂商都致力于DDR3的开发与应用呢?由于DDR2的数据传输频率发展到 800MHz时,其内核工作频率已经达到了200MHz,因此,再向上提升较为困难,这就需要采用新的技术来保证速度的可持续发展性。另外,也是由于速度 提高的缘故,内存的地址/命令与控制总线需要有全新的拓朴结构,而且业界也要求内存要具有更低的能耗,所以,DDR3要满足的需求就是:

1.更高的外部数据传输率
2.更先进的地址/命令与控制总线的拓朴架构
3.在保证性能的同时将能耗进一步降低

为了满足上述要求,DDR3在DDR2的基础上采用了以下新型设计:
DDR3

DDR3与DDR2的不同之处      DDR3可以看作DDR2的改进版。
1、逻辑Bank数量

DDR2 SDRAM中有4Bank和8Bank的设计,目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步,因此起始的逻辑Bank就是8个,另外还为未来的16个逻辑Bank做好了准备。

2、封装(Packages)

DDR3由于新增了一些功能,所以在引脚方面会有所增加,8bit芯片采用78球FBGA封装,16bit芯片采用96球FBGA封装,而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装,不能含有任何有害物质。

3、突发长度(BL,Burst Length)

由 于DDR3的预取为8bit,所以突发传输周期(BL,Burst Length)也固定为8,而对于DDR2和早期的DDR架构的系统,BL=4也是常用的,DDR3为此增加了一个4-bit Burst Chop(突发突变)模式,即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输,届时可通过A12地址线来控制这一 突发模式。而且需要指出的是,任何突发中断操作都将在DDR3内存中予以禁止,且不予支持,取而代之的是更灵活的突发传输控制(如4bit顺序突发)。

3、寻址时序(Timing)

就像DDR2从DDR转变而来后延迟周期数增加一样,DDR3的CL周期也将比DDR2 有所提高。DDR2的CL范围一般在2至5之间,而DDR3则在5至11之间,且附加延迟(AL)的设计也有所变化。DDR2时AL的范围是0至4,而 DDR3时AL有三种选项,分别是0、CL-1和CL-2。另外,DDR3还新增加了一个时序参数——写入延迟(CWD),这一参数将根据具体的工作频率 而定。

4、新增功能——重置(Reset)

重置是DDR3新增的一项重要功能,并为此专门准备了一个引脚。 DRAM业界已经很早以前就要求增这一功能,如今终于在DDR3身上实现。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时,DDR3 内存将停止所有的操作,并切换至最少量活动的状态,以节约电力。在Reset期间,DDR3内存将关闭内在的大部分功能,所以有数据接收与发送器都将关 闭。所有内部的程序装置将复位,DLL(延迟锁相环路)与时钟电路将停止工作,而且不理睬数据总线上的任何动静。这样一来,将使DDR3达到最节省电力的 目的。

5、新增功能——ZQ校准

ZQ也是一个新增的脚,在这个引脚上接有一个240欧姆的低公差参考电阻。这个引 脚通过一个命令集,通过片上校准引擎(ODCE,On-Die Calibration Engine)来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令之后,将用相应的时钟周期(在加电与初始化之后用512个时钟 周期,在退出自刷新操作后用256时钟周期、在其他情况下用64个时钟周期)对导通电阻和ODT电阻进行重新校准。

6、参考电压分成两个

对于内存系统工作非常重要的参考电压信号VREF,在DDR3系统中将分为两个信号。一个是为命令与地址信号服务的VREFCA,另一个是为数据总线服务的VREFDQ,它将有效的提高系统数据总线的信噪等级。

7、根据温度自动自刷新(SRT,Self-Refresh Temperature)

为 了保证所保存的数据不丢失,DRAM必须定时进行刷新,DDR3也不例外。不过,为了最大的节省电力,DDR3采用了一种新型的自动自刷新设计 (ASR,Automatic Self-Refresh)。当开始ASR之后,将通过一个内置于DRAM芯片的温度传感器来控制刷新的频率,因为刷新频率高的话,消电就大,温度也随之 升高。而温度传感器则在保证数据不丢失的情况下,尽量减少刷新频率,降低工作温度。不过DDR3的ASR是可选设计,并不见得市场上的DDR3内存都支持 这一功能,因此还有一个附加的功能就是自刷新温度范围(SRT,Self-Refresh Temperature)。通过模式寄存器,可以选择两个温度范围,一个是普通的的温度范围(例如0℃至85℃),另一个是扩展温度范围,比如最高到 95℃。对于DRAM内部设定的这两种温度范围,DRAM将以恒定的频率和电流进行刷新操作。

8、局部自刷新(RASR,Partial Array Self-Refresh)

这是DDR3的一个可选项,通过这一功能,DDR3内存芯片可以只刷新部分逻辑Bank,而不是全部刷新,从而最大限度的减少因自刷新产生的电力消耗。这一点与移动型内存(Mobile DRAM)的设计很相似。

9、点对点连接(P2P,Point-to-Point)

这 是为了提高系统性能而进行了重要改动,也是与DDR2系统的一个关键区别。在DDR3系统中,一个内存控制器将只与一个内存通道打交道,而且这个内存通道 只能一个插槽。因此内存控制器与DDR3内存模组之间是点对点(P2P,Point-to-Point)的关系(单物理Bank的模组),或者是点对双点 (P22P,Point-to-two-Point)的关系(双物理Bank的模组),从而大大减轻了地址/命令/控制与数据总线的负载。而在内存模组方 面,与DDR2的类别相类似,也有标准DIMM(台式PC)、SO-DIMM/Micro-DIMM(笔记本电脑)、FB-DIMM2(服务器)之分,其 中第二代FB-DIMM将采用规格更高的AMB2(高级内存缓冲器)。不过目前有关DDR3内存模组的标准制定工作刚开始,引脚设计还没有最终确定。

除了以上9点之外,DDR3还在功耗管理,多用途寄存器方面有新的设计,但由于仍入于讨论阶段,且并不是太重要的功能,在此就不详细介绍了
面 向64位构架的DDR3显然在频率和速度上拥有更多的优势,此外,由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能,在功耗方面 DDR3也要出色得多,因此,它可能首先受到移动设备的欢迎,就像最先迎接DDR2内存的不是台式机而是服务器一样。在CPU外频提升最迅速的PC台式机 领域,DDR3未来也是一片光明。目前Intel预计在明年第二季所推出的新芯片-熊湖(Bear Lake),其将支持DDR3规格,而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格。

DDR2内存技术简单回顾
在分析DDR3内存之前,我们先来重温一下从DDR到DDR2的变换以及技术革新。
业界正式内存规格是由JEDEC-- Joint Electronioc Device Engineering Council制定的,这包括了DDR、DDR2以及准备推出的DDR3,在官方规格中DDR最高速度为DDR400,但由于制程进步,DDR的速度已经 完全超越了官方原定标准,故此后期出现了超高速DDR566并非官方规格。
继DDR400之后,JEDEC已认定DDR2为现时主流内存标 准,虽然名字上只差毫厘,但DDR2和DDR2是完全不兼容的,首先DDR2的为240Pin接口比DDR的184Pin长,另外电压也比DDR的 2.5v低许多,在1.8v的同频率下DDR2可比DDR低一半功耗,高频低功耗是DDR2内存的优点,而缺点则是DDR的延迟值比较高,在同频率下效能 较低。


不单在规格上不兼容,其实DDR和DDR2在技术上有得大分别。我们用的内存是透过不停充电及放电的动作记录数据的, 上代SDRAM内存的核心频率就相等于传送速度,而每一个Mhz只会有传送1 Bit的数据,采用1 Bit Prefetch。故此SDRAM 100Mhz的频宽为100Mbps。但随着系统内部组件速度提升,对内存速度的要求增加,单纯提升内存频率已经不能应付需求,幸好及时发展出DDR技 术。
DDR与SDRAM的分别在于传统SDRAM只能于充电那一刻存取数据,故此每一下充电放电的动作,只能读写一次,而DDR却把技术提升 至在充电及放电时都能存取数据,故此每Mhz有两次存取动作,故此DDR会比SDRAM在同一频率下效能提高一倍,而100Mhz的DDR却可达至 200Mbps存取速度,由于每一个Mhz都要有二次的资料存取,故此DDR每一Mhz会传送2Bit,称为2Bit Prefetch,而DDR颗粒频率每提升1Mhz,所得的效果是SDRAM的两倍。

而DDR 2则是承继DDR并作出改良,同样能在每一次充电放电时都能存取,但DDR 2却改良了I/O Buffer部份,以往内存颗粒的频率相等于I/O Buffer的频率,但DDR2的I/O Buffer会被提升至内存核心频率的一倍,而DDR 2内存会在每一个Mhz传送4Bit的数据给I/O Buffer,比DDR每笔传送2Bit多一倍,故此在同一内存核心频率下,DDR 2的内存会比DDR速度快一倍,这技术称为4Bit Prefetch。DDR 2未来提升速度的空间会比DDR强,因为每提升1 Mhz DRAM的频率,所得到的效果却是传统SDRAM的四倍。不过我们经常提及DDR2的频率是Clock Frequency,而不是DRAM Core Frequency,故此DDR2 533的频率还是266Mhz。
DDR3模组大致标准规格
虽然JEDEC(内存工业标准组织)尚 未完全确立DDR3的标准,但是大体而言已经基本成型,8 bit 预取设计,较 DDR2 4bit 的预取设计提升一倍,其运算频率介于 800MHz -1600MHz之间 。此外,DDR3 的规格要求将电压控制在 1.5V ,较 DDR2 的 1.8V 更为省电。此外, DDR3 采用 ASR(Automatic self-refresh) 的设计,以确保在数据不遗失情况下,尽量减少更新频率来降低温度。
计划DDR3将于今年底或明年初正式导入市场,不过从其具体的设计来看,DDR3与DDR2的基础架构并没有本质的不同。从某种角度讲,DDR3是为了 解决DDR2发展所面临的限制而催生的产物。由于DDR2的数据传输频率发展到800MHz时,其内核工作频率已经达到200MHz,因此再向上提升较为 困难,这就需要采用新的技术来保证速度的可持续发展性。另一方面,也是由于速度提高的缘故,内存的地址/命令与控制总线需要有全新的拓朴结构,而且业界也 要求内存要具有更低的能耗,所以,DDR3必须满足一系列要求:
•更高的外部数据传输率
•更先进的地址/命令与控制总线的拓朴架构
•在保证性能的同时将能耗进一步降低
•为了满足上述要求,DDR3在DDR2的基础上采用了以下新型设计:
•8bit预取设计,DDR2为4bit预取,这样DRAM内核的频率只有接口频率的1/8,DDR3-800的核心工作频率只有100MHz
•采用点对点的拓朴架构,减轻地址/命令与控制总线的负担
•采用100nm以下的生产工艺,将工作电压从1.8V降至1.5V,增加异步重置(Reset)与ZQ校准功能。
DDR1    DDR2    DDR3
电压 VDD/VDDQ    2.5V/2.5V    1.8V/1.8V
(+/-0.1)     1.5V/1.5V
(+/-0.075)
I/O接口    SSTL_25    SSTL_18    SSTL_15
数据传输率(Mbps)    200~400    400~800    800~1600
容量标准    64M~1G    256M~4G    512M~8G
Memory Latency(ns)    15~20    10~20    10~15
CL值    1.5/2/2.5/3    3/4/5/6    5/6/7/8
预取设计(Bit)    2    4    8
逻辑Bank数量    2/4    4/8    8/16
突发长度    2/4/8    4/8    8
封装    TSOP    FBGA    FBGA
引脚标准    184Pin DIMM    240Pin DIMM    240Pin DIMM
从整体规格上看,DDR3在设计思路上与DDR2的差别并不大,提高传输速率的方法仍然是提高预取位数。但是,就像DDR2和DDR的对比一样,在相同的时钟频率下,DDR2与DDR3的数据带宽是一样的,只不过DDR3的速度提升潜力更大。


DDR3 和 DDR2 的 核 心 特 性 比 较
DDR3 DRAM    DDR2 DRAM
芯片封装    FBGA    FBGA
Pin脚数目    78ball x4、x8
96ball x16    60ball x4、x8
78ball x16
工作电压    1.5V    1.8V
组织    512Mb - 8Gb    256Mb - 4Gb
内部bank数量    8 (512Mb、1Gb、2Gb、4Gb、8Gb)    4 (256Mb、512Mb)
8 (1Gb、2Gb、4Gb)
预读取    8bit    4bit
突发长度    BL4、BL8    BL4、BL8
突发类型    Fixed、MRS或OTF    Fixed、LMR
附加延迟(AL)    0、CL-1、CL-2    0、1、2、3、4
读取延迟(RL)    AL+CL
(CL=5、6、7、8、9、10)    AL+CL
(CL=3、4、5、6)
写入延迟(CWD)    AL+CWL
(CWL=5、6、7、8)    RL-1
频率范围    200MHz- 800MHz    133MHz - 400MHz
模组频率范围(DDR)    DDR3-800、DDR3-1066、DDR3-1333、DDR3-1600    DDR3-533、DDR3-667、DDR3-800
模组类型    DIMM、SO-DIMM、Micro-DIMM、FB-DIMM2    DIMM、SO-DIMM、Micro-DIMM、FB-DIMM
大鹏 发表于 2020-5-2 08:33:57 | 显示全部楼层
DDR2与DDR的区别
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-3-28 18:16 , Processed in 0.071579 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表