Verilog HDL 高级数字设计源码

wz789800 · 发表于 2011-7-17 10:58:06

购买主题 已有 8 人购买 本主题需向作者支付 4 金钱 才能浏览

wei201 · 发表于 2011-7-17 17:11:57

都是程序。谢谢楼主！

winston · 发表于 2011-7-19 21:45:58

非常感谢。。

比姚明高一截 · 发表于 2011-11-9 00:04:50

非常感谢····················

haihu9582 · 发表于 2012-1-14 08:35:56

学习中。。。。。。。。。。。

yuanguangyi · 发表于 2012-1-16 11:28:04

HAO DONGX I

王山岭 · 发表于 2012-3-18 13:03:12

都是程序。谢谢楼主！

王山岭 · 发表于 2012-3-18 13:03:16

都是程序。谢谢楼主！

王山岭 · 发表于 2012-3-18 13:03:18

都是程序。谢谢楼主！

王山岭 · 发表于 2012-3-18 13:03:22

都是程序。谢谢楼主！

		自动登录	找回密码
密码			我要注册

wz789800 当前离线积分 36 IP卡狗仔卡	wz789800 发表于 2011-7-17 10:58:06 \| 显示全部楼层 \|阅读模式购买主题已有 8 人购买本主题需向作者支付 4 金钱才能浏览
wz789800 当前离线积分 36 IP卡狗仔卡	相关帖子 • verilog hdl 教程逻辑设计部分 • 非阻塞赋值容易错语法点问答 • 求助：vhdl和verilog的时钟沿采样传输数据问题 • 请教个问题关于Warning: Output pins are stuck at VCC or GND • 关于设计语言的提问 • Writing test benches • VERILOG怎么样实现顶层文件调用其他模块？ • verilog 设计经典例程至芯科技ZX系列开发板正在火爆发售！
	回复使用道具举报提升卡置顶卡沉默卡喧嚣卡变色卡显身卡
	FPGA就业培训班招聘学员（保就业）

站长推荐 /1