系统的最高频率Fmax

Fmax： 所设计系统的稳定情况下的最高时钟频率所设计系统的稳定情况下的最高时钟频率,他是时序分析中最重要的指标，综合表现所设计时序的性能

  
首先介绍最小时钟周期Tclk

  
Tclk = 寄存器的时钟输出延时Tco + 组合逻辑延时Tlogic + FPGA内部的网络延时Tnet + 寄存器时钟建立时间Tsu –时钟偏斜Tclkskew

  
Fmax = 1 / Tclk

  
在QuartusII时序分析后很容易看到Fmax