FPGA延迟因素

第一，FPGA芯片内部的一些固有延迟，包括建立时间Tsu、保持时间Th和数据存入寄存器到输出管脚时间Tco，这些时间是由FPGA芯片决定的，不同的FPGA芯片这些延迟时间不一样。（如图1）

　　第二，路径延迟，包括时钟路径延迟和数据路径延迟，这两种延迟都与设计的逻辑有关，而最主要的延迟还是数据延迟，所以好的代码设计非常重要
外部延迟因素，即FPGA与外部IC进行数据交互的延迟因素，包括外部IC建立时间Tsu_ext、外部IC保持时间Th_ext、外部IC从时钟到来到数据输出到管脚的延迟Tco、外部数据延迟、时钟到IC芯片的延迟、时钟到FPGA芯片的延迟，这些延迟因素timequest都没法自己知道，必须通过设计者弄清这些延迟是多少，然后通过约束命令告诉timequest才行