切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
集成电路技术分享»论坛 › › FPGA资料下载 › Verilog 设计时序分析
返回列表 发新帖
查看: 882|回复: 4

Verilog 设计时序分析

[复制链接]
Python0291 发表于 2020-2-25 10:58:49 | 显示全部楼层 |阅读模式

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？我要注册

x
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
dameihuaxia 发表于 2020-2-25 17:24:00 | 显示全部楼层
Verilog 设计时序分析
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

雷磊 发表于 2022-7-21 16:22:30 | 显示全部楼层
基于最大保持频谱提取天线扫描周期的自相关方法.pdf
http://www.fpgaw.com/forum.php?m ... 8&fromuid=54563
(出处: fpga论坛|fpga设计论坛)
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

dameihuaxia 发表于 2022-7-22 15:11:01 | 显示全部楼层
异步多时钟系统的同步设计
http://www.fpgaw.com/forum.php?m ... 0&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-4-23 18:04 , Processed in 0.177995 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表