切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
集成电路技术分享»论坛 › › FPGA技术交流 › 250M时钟FIFO 32位进64位出，输出64位数据中出现单bit误 ...
返回列表 发新帖
查看: 1089|回复: 1

250M时钟FIFO 32位进64位出，输出64位数据中出现单bit误码情况

[复制链接]
ccs 发表于 2020-4-8 08:48:03 | 显示全部楼层 |阅读模式
250M时钟FIFO 32位进64位出，输出64位数据中出现单bit误码情况
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| ccs 发表于 2020-4-8 08:48:23 | 显示全部楼层
这么高的时钟频率，如果32位进，64位出容易出现误码的情况，那你就32位出，然后再写一段逻辑自己拼接以下
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-4-20 08:31 , Processed in 0.071311 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表