请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 13462|回复: 66

020夏宇闻教授视频之FPGA设计中顶层测试verilog模块(至芯科技FPGA培训视频教程)

[复制链接]
CPLD 发表于 2011-7-23 09:43:28 | 显示全部楼层 |阅读模式
夏宇闻教授视频之FPGA设计中顶层测试verilog模块(至芯科技FPGA培训视频教程)      



游客,如果您要查看本帖隐藏内容请回复
s52001243339 发表于 2011-11-25 17:17:11 | 显示全部楼层
看卡希望有用
s52001243339 发表于 2011-11-25 17:17:34 | 显示全部楼层
回复 1# CPLD


    看看希望有用
linghuchong 发表于 2012-1-14 09:16:46 | 显示全部楼层
看看希望有用
wangggui2007 发表于 2012-1-19 10:11:10 | 显示全部楼层
顶顶顶顶顶顶顶顶
penner 发表于 2012-2-27 11:46:57 | 显示全部楼层
very thanks your sharing ^^
zhanghuabing 发表于 2012-3-25 20:41:32 | 显示全部楼层
感谢分享 。。。
seasky208 发表于 2012-3-31 12:58:54 | 显示全部楼层
感谢分享 。。。
AlexSweet 发表于 2012-4-10 23:45:39 | 显示全部楼层
kankanba....
123456789 发表于 2012-5-3 22:37:39 | 显示全部楼层
求模块说明
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2018-11-21 17:32 , Processed in 0.101999 second(s), 22 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表