请选择 进入手机版 | 继续访问电脑版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1157|回复: 12

Verilog HDL 的并行块语句

[复制链接]
afei6969 发表于 2021-1-8 22:23:22 | 显示全部楼层 |阅读模式
并行块有以下四个特点:
1) 块内语句是同时执行的,即程序流程控制一进入到该并行块,块内语句则开始同时并行
地执行。
2) 块内每条语句的延迟时间是相对于程序流程控制进入到块内时的仿真时间的。
3) 延迟时间是用来给赋值语句提供执行时序的。
4) 当按时间时序排序在最后的语句执行完后或一个disable语句执行时,程序流程控制跳
出该程序块。
并行块的格式如下:
fork
语句1;
语句2;
.......
语句n;
join

fork:块名
块内声明语句
语句1;
语句2;
......
语句n;
join
其中:
• 块名即标识该块的一个名字,相当于一个标识符。
• 块内说明语句可以是参数说明语句、reg型变量声明语句、integer型变量声明语句、real
型变量声明语句、time型变量声明语句、事件(event)说明语句。
zxopenljx 发表于 5 天前 | 显示全部楼层
Verilog HDL 的并行块语句
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-6-14 12:45 , Processed in 0.107949 second(s), 22 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表