切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 怎么用verilog编写AD芯片的时序
返回列表 发新帖
查看: 2220|回复: 2

怎么用verilog编写AD芯片的时序

[复制链接]
guyibeijing 发表于 2011-8-3 22:47:43 | 显示全部楼层 |阅读模式
谁能发个时序图，然后解释一下，怎么理解时序图，最后再写一段verilog的程序，来描写这个时序图，
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
leishengzhen 发表于 2011-9-5 11:13:50 | 显示全部楼层
我也想知道。谁能给个例子啊。跪求。
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

508482294 发表于 2022-1-5 09:20:19 | 显示全部楼层
至芯的哔哩哔哩公众号上面有
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-1 18:35 , Processed in 0.082854 second(s), 21 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表