集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2835|回复: 7

关于timescale的问题

[复制链接]
weizhl08 发表于 2011-8-20 19:36:59 | 显示全部楼层 |阅读模式
请问,仿真的时候
如`timescale 10ms/1ms
是不是时钟的周期为10ms,但是我实际操作,发现周期为100ms
这是为什么?
liujilei311 发表于 2011-8-22 08:20:19 | 显示全部楼层
感觉你对verilog语言还不了解,建议你找本相关教程学习一下!!!!!!!!!!
lxb_vampire 发表于 2011-8-24 21:05:15 | 显示全部楼层
·timescale <时间单位>/<时间精度>
liujilei311 发表于 2011-8-25 08:39:05 | 显示全部楼层
恩,是这样的!!!!!!!!!!!!!!!
ssmonk 发表于 2011-8-26 01:32:20 | 显示全部楼层
先自己打下基础吧,这种问题自己看书比上论坛问好多了
liujilei311 发表于 2011-8-26 07:53:29 | 显示全部楼层
对的,这种东西很多教程上讲的都有的!!!!!!!!!!!!
pengdan0905 发表于 2011-8-27 10:49:02 | 显示全部楼层
前面是时间单位,后面是精度,书上都讲了的吧
 楼主| weizhl08 发表于 2011-9-3 08:10:41 | 显示全部楼层
谢谢楼上的各位,呵,应该看看书
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-21 14:22 , Processed in 0.100207 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表