集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 5811|回复: 10

请教大家一个verilog的问题

[复制链接]
redolent 发表于 2011-8-25 10:08:26 | 显示全部楼层 |阅读模式
我想用verilog实现一个状态机,但是里面的状态个数是N个,N是未知的,这样应该怎样实现呢?谢谢!
liujilei311 发表于 2011-8-26 07:59:10 | 显示全部楼层
建议你找一本状态机设计方面的书,好好学习一下!!!!!!!!!!
snowinmoon 发表于 2011-8-26 08:48:16 | 显示全部楼层
总觉得你这问题有点矛盾啊
pengdan0905 发表于 2011-8-27 10:48:01 | 显示全部楼层
状态的个数是未知数可以做吗?应该都要一一列出来吧
离场悲剧 发表于 2011-8-27 12:13:42 | 显示全部楼层
做这个有什么用?。。。。。
冷血紫蛇 发表于 2011-8-31 22:59:35 | 显示全部楼层
第一次听说状态是未知的状态机!
liujilei311 发表于 2011-9-2 08:18:41 | 显示全部楼层
呵呵。。。。。。。
jiayouhq 发表于 2011-9-2 21:45:07 | 显示全部楼层
状态机个数是未知数,头一回,呵呵!!
xpy0601 发表于 2011-9-5 15:46:47 | 显示全部楼层
我也是第一次听说状态数未知的状态机
至芯兴洪 发表于 2011-9-15 18:36:21 | 显示全部楼层
估计N代表next_sate吧,具体的什么状态是parameter定义的
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-4-28 15:32 , Processed in 0.075601 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表