集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3547|回复: 6

VERILOG_HDL设计要点

[复制链接]
ccs 发表于 2011-8-31 17:34:26 | 显示全部楼层 |阅读模式
VERILOG_HDL设计要点

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
雪尘客 发表于 2011-9-6 15:27:56 | 显示全部楼层
回复 1# ccs


    好东西,楼主谢了…………
winston 发表于 2011-9-7 10:09:39 | 显示全部楼层
非常感谢。。
sky5932734 发表于 2011-9-14 13:38:09 | 显示全部楼层
感谢分享!!!
易诗阳 发表于 2013-3-23 11:38:39 | 显示全部楼层
感谢楼主分享
LINFY 发表于 2013-3-27 22:17:38 | 显示全部楼层
对于我们初学者,真是有点艰难,非常感谢你无私的分享
fpga_feixiang 发表于 2022-6-8 21:51:44 | 显示全部楼层
666666666666666666666666
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-5-19 00:39 , Processed in 0.074133 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表