切换到窄版

集成电路技术分享»论坛 › › FPGA技术交流 › synplify的综合结果：时间报告的问题

发新帖

查看: 1164|回复: 0

synplify的综合结果：时间报告的问题

chinalll 发表于 2011-9-12 09:56:51 | 显示全部楼层 |阅读模式

这个为我的综合的时间报告。这里的system时钟是指的什么时钟，我在程序里用的是名字为clk的时钟，这里怎么会又出现一个system呢，怎么可以提高其频率呢？

本帖子中包含更多资源

您需要登录才可以下载或查看，没有账号？我要注册

x

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-4-28 17:44 , Processed in 0.074099 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表