请选择 进入手机版 | 继续访问电脑版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 368|回复: 3

采用EP1C6Q240C8和VHDL的定时器的设计

[复制链接]
嘿哈嘿哈哈 发表于 2022-12-5 09:12:08 | 显示全部楼层 |阅读模式
采用EP1C6Q240C8和VHDL的定时器的设计

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
宇xx 发表于 2022-12-5 10:01:25 | 显示全部楼层
采用EP1C6Q240C8和VHDL的定时器的设计
大鹏 发表于 2022-12-5 12:23:06 | 显示全部楼层
采用EP1C6Q240C8和VHDL的定时器的设计
dameihuaxia 发表于 2022-12-5 14:30:10 | 显示全部楼层
Verilog基础知识
http://www.fpgaw.com/forum.php?m ... 4&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-3-29 09:38 , Processed in 0.093452 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表