集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2019|回复: 3

`resetall ,这个在一个verilog模块的最开始是什么意思呀?

[复制链接]
vvt 发表于 2011-9-21 06:50:00 | 显示全部楼层 |阅读模式
`resetall ,这个在一个verilog模块的最开始是什么意思呀?
 楼主| vvt 发表于 2011-9-21 06:50:13 | 显示全部楼层
是关键字?
还是上头有define 定义参数
 楼主| vvt 发表于 2011-9-21 06:50:31 | 显示全部楼层
`resetall
`timescale 1ns/100ps

`define TOTAL_BITS   11
`define EXTEND_CODE  16'hE0
`define RELEASE_CODE 16'hF0
`define LEFT_SHIFT   16'h12
`define RIGHT_SHIFT  16'h59


module ps2_keyboard_interface (
  clk,
  reset,
  ps2_clk,
  ps2_data,...........
 楼主| vvt 发表于 2011-9-21 06:50:47 | 显示全部楼层
是个关键字了,不用想了
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-24 11:31 , Processed in 0.062313 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表