绝对新手提问

刚接触FPGA。
verilog很熟悉了，滚瓜乱熟。也有过做硬件、单片机的经历。
也看了好多视频和图书。
   仍有非常关键的一条不清楚：
        如何保证一个信号输出到指定的管脚呢？

非常感谢！

通过管脚约束。把输出信号指定到你所希望的那个管脚。

感谢楼上朋友！
因为还没有用过quartus，所以不明白原来这么简单。
网上装了，学习板也在手里，在楼上朋友的提示下明白了。
再次感谢！