关于TDC设计

夏老师：最近我要做个项目，是基于FPGA的专用进位链进行TDC设计，我看了很多资料，其中的推荐使用的延迟线是用加法器实现的，我就不太明白这个加法器是怎么实现的，是先写一个一位加法运算，然后需要多少就用多少连起来还是怎么的，还有就是实现了之后它的延迟怎样设计的，据说是要在chip planner上设计，那个怎么使用，我根本找不到资料啊，希望夏老师能指点一下，万分感谢！！！