请选择 进入手机版 | 继续访问电脑版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: admin

关于部分网友反映论坛不能注册问题

[复制链接]
白开水的噩梦 发表于 2011-12-16 16:03:38 | 显示全部楼层
这个论坛很好很强大
白开水的噩梦 发表于 2011-12-16 16:03:48 | 显示全部楼层
早该来的呢 哇哈哈
白开水的噩梦 发表于 2011-12-16 16:04:13 | 显示全部楼层
回复 9# 大杰
google也不错吧
lgxer 发表于 2011-12-26 17:51:26 | 显示全部楼层
哦,知道了
531436258 发表于 2012-2-1 18:12:22 | 显示全部楼层
谢谢了 知道了
zhpy0414 发表于 2012-3-9 15:50:14 | 显示全部楼层
必须要小写才行
254403038 发表于 2012-3-19 09:59:54 | 显示全部楼层
一个注册还搞这么复杂  晕死
self_trust_me 发表于 2012-4-30 11:59:45 | 显示全部楼层
由于 现场可编程逻辑阵列的英文名 答案不定 有歧义 容易造成误解
linhuipin 发表于 2012-5-15 20:16:00 | 显示全部楼层
论坛还是做得不好 大写FPGA 害的我搞了半天
chenbingen 发表于 2012-7-15 15:25:27 | 显示全部楼层
verilog编写的程序有四段数码管分别显示1234,然后又显示5678,就这样循环下去?

module s4_7seg(clk,rst,

   s0,s1,s2,s3,

   d0,d1,d2,d3,d4,d5,d6,d7

   );

input      clk,rst       ;

output     s0,s1,s2,s3   ;

output     d0,d1,d2,d3,d4,d5,d6,d7 ;

reg [2 :0 ] state ;

reg [2 :0 ] sn ;

reg [7 :0 ] data ;

reg [23:0 ] cnt ;



wire       s0,s1,s2,s3   ;

wire       d0,d1,d2,d3,d4,d5,d6,d7 ;

assign     {s3,s2,s1,s0} = sn ;

assign     {d7,d6,d5,d4,d3,d2,d1,d0} = data ;

always @ ( posedge clk )

  if( !rst )

   cnt<=16'b0;

  else

   cnt<=cnt+3'b1;

wire clk_slow = cnt[24] ;

always @ ( posedge clk_slow or negedge rst )

  if( !rst )

   state<=3'b000;

  else

   state<=state+3'b001;

always @ ( posedge clk_slow or negedge rst )

  if( !rst )

   begin

    sn<=4'b0;

    data<=8'b0;

   end

  else

   case(state)

    3'b000:

     begin

      sn<=4'b0001;

      data<=8'b0110_0000;

     end

    3'b001:

     begin

      sn<=4'b0010;

      data<=8'b1101_1010;

     end

    3'b010:

     begin

      sn<=4'b0100;

      data<=8'b1111_0010;

     end

    3'b011:

     begin

      sn<=4'b1000;

      data<=8'b0110_0110;

     end

      3'b100:

     begin

      sn<=4'b0001;

      data<=8'b1011_0110;

     end

    3'b101:

     begin

      sn<=4'b0010;

      data<=8'b1011_1110;

     end

    3'b110:

     begin

      sn<=4'b0100;

      data<=8'b1110_0000;

     end

    3'b111:

     begin

      sn<=4'b1000;

      data<=8'b1111_1110;

   

     end

   endcase

endmodule

这是我自己编写的一段程序,但只有前三个数码管显示123,567,第四个数码管不显示,按照程序应该显示1234,5678的,请哪个大神帮帮忙看看是哪出了问题?
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-3-29 16:11 , Processed in 0.094219 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表