DE2_labs_verilog中的设计实例问题

“Altera DE2 练习题 lab10_Verilog 的 Part V”  小弟是新人，刚开始学《数字系统设计 》这门课，老师就布置了这样一个题目，本人实在不知道从何下手，还望高人指教一二，谢谢
具体要求有：
Part V
添加到您的电路从第IV部另一个模块称为port_n，允许处理器来读取主板上的一些开关的状态。开关值应存放到一个寄存器，处理器应该能够读取该寄存器使用LD指令。你将不得不使用地址译码和多路复用器，以允许处理器读取RAM或port_n单位，根据所使用的地址。
1。绘制电路图显示port_n单位如何被纳入系统。
2。创建Quartus II工程为您的电路，编写Verilog代码，并写入一个MIF文件，演示使用的port_n模块。一个有趣的应用是处理器滚动消息 - 横跨7段显示器，并使用从port_n模块读取的值来改变的消息是滚动的速度。
3。使用功能仿真和下载，并在DE2开发板上执行处理器的代码，测试你的电路。