切换到窄版

集成电路技术分享»论坛 › › FPGA技术交流 › 关于verilog中任务的使用问题

发新帖

查看: 1151|回复: 2

关于verilog中任务的使用问题

liu_fpga 该用户已被删除

liu_fpga 发表于 2011-11-14 11:10:34 | 显示全部楼层 |阅读模式

夏老师，您好，我每次调用带参数的任务的时候，为什么在实际调用中传过去的参数不是我传得那个数？

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

FPGA就业培训班招聘学员（保就业）

ddr 发表于 2011-11-14 12:04:54 | 显示全部楼层

至芯科技【夏宇闻教授专栏】与你一起搞定FPGA设计http://www.fpgaw.com/thread-14188-1-1.html

FPGA工程师就业培训班（保就业）

回复支持反对

使用道具举报

ddr 发表于 2011-11-14 12:05:19 | 显示全部楼层

请在上面的链接提问题

FPGA工程师就业培训班（保就业）

回复支持反对

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-5-15 16:03 , Processed in 0.074311 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表