集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1156|回复: 2

新手求助

[复制链接]
求知鸟 发表于 2011-11-24 15:11:39 | 显示全部楼层 |阅读模式
本人新手,在学习verilog语言的不可综合语句时候不知道编写的测试程序怎样在quartus II中查看测试结果。如:$display ,$monitor都不知道输出在哪里啊?

   如果哪位有相应资料或不吝赐教本人不胜感激啊!谢谢啦啊!
zombes 发表于 2011-11-24 22:48:07 | 显示全部楼层
没在quartus中用过,估计是在下方的控制台,modelsim是在下方的Transcript窗口
 楼主| 求知鸟 发表于 2011-12-2 16:23:35 | 显示全部楼层
不是,但是还是很感激了!
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-24 22:51 , Processed in 0.068053 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表