切换到窄版

集成电路技术分享»论坛 › › FPGA技术交流 › 请问平方加和除法运算如何用verilog实现？

发新帖

查看: 1287|回复: 1

请问平方加和除法运算如何用verilog实现？

lanpad 发表于 2011-12-1 15:31:30 | 显示全部楼层 |阅读模式

本帖最后由 lanpad 于 2011-12-1 15:38 编辑

要做一个如下运算：
a、b、c、d均为实时输入的变量
全用IP核实现的话需要8个乘法器和一个除法器的IP核
且延时特别大

请问高手们是否有快速一些的近似算法？

本帖子中包含更多资源

您需要登录才可以下载或查看，没有账号？我要注册

x

FPGA工程师就业培训班（保就业）

回复

使用道具举报

FPGA就业培训班招聘学员（保就业）

I2C 发表于 2011-12-3 03:50:53 | 显示全部楼层

将问题发到这里 http://www.fpgaw.com/thread-14188-1-1.html

至芯科技ZX系列开发板正在火爆发售！

回复支持反对

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-5-5 03:22 , Processed in 0.062320 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表