切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
集成电路技术分享»论坛 › › FPGA自由滩 › FAN-OUT 警告怎样用编程的方法避免？
返回列表 发新帖
查看: 1766|回复: 0

FAN-OUT 警告怎样用编程的方法避免？

[复制链接]
20080067 发表于 2010-5-9 13:14:01 | 显示全部楼层 |阅读模式
FAN-OUT 警告怎样用编程的方法避免？
如果大家使用Quartus 软件编译VHDL语言或VERILOG语言，使用LEVEL 3 告警层级，将会产生很多FAN-OUT告警，怎样处理。特别是用编程方法，怎样避免？
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-5-20 16:36 , Processed in 0.066781 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表