VerilogHDL编写乘法器

老怪甲 · 发表于 2010-5-15 14:03:10

VerilogHDL编写乘法器

乘法器大致有三类实现，1）反复式乘法器（Iterative Structure Multiplier）即移位累加乘法器,2)阵列式乘法器（Array Structure Multiplier）,3)树状结构乘法器（Tree Structure Multiplier）。反复式面积最小，但耗时钟数最多；阵列式乘法器速度快些，结构规则，但关键路径时延和面积都随乘数被乘数的比特位同比递增；现多采用树状结构乘法器，即部分积+压缩树+最终加法器结构，如Booth编码器+Wallace树+CLA加法器。附件是1个17x17的树状结构乘法器实现pdf文件

lqpcwl1986 · 发表于 2010-7-23 20:06:09

谢谢楼主分享~~~
好东西啊

fpga_feixiang · 发表于 2021-9-28 10:13:41

6666666666666

zhangyukun · 发表于 2021-12-1 10:28:38

VerilogHDL编写乘法器

		自动登录	找回密码
密码			我要注册

VerilogHDL编写乘法器

本帖子中包含更多资源

浏览过的版块

站长推荐 /1