DDR SDRAM的接口FPGA程序 Verilog

老怪甲 · 发表于 2010-5-15 14:16:01

本帖最后由 fpgaw 于 2011-1-14 16:56 编辑

DDR SDRAM的接口FPGA程序 Verilog

基于FPGA的DDR接口驱动，目前已经完成状态机的框架：上电初始化的部分已经完成
主要的功能部分尚未编写。主要是读、写、定时刷新。
数据dq、dqs、dm接口尚未设计。

sqxziverson · 发表于 2011-1-5 15:36:38

多谢学习学习

tracybetty · 发表于 2011-1-5 16:38:25

多谢了学习学习

达_东 · 发表于 2011-1-5 16:48:48

非常感谢楼主的分享！

vividbear · 发表于 2011-1-10 16:07:37

下来学习下先，谢谢了。。

fpga_feixiang · 发表于 2021-11-30 13:46:23

6666666666666666666

		自动登录	找回密码
密码			我要注册

站长推荐 /1