集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3884|回复: 12

FPGA中的I/O时序优化设计

[复制链接]
老怪甲 该用户已被删除
老怪甲 发表于 2010-5-20 10:34:06 | 显示全部楼层 |阅读模式
FPGA中的I/O时序优化设计

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
junming6385 发表于 2010-8-24 22:32:38 | 显示全部楼层
版主辛苦了~~~~
junming6385 发表于 2010-8-24 22:32:45 | 显示全部楼层
版主辛苦了~~~~
zzqgjj 发表于 2010-8-25 14:39:37 | 显示全部楼层
谢谢楼主
crazysnail 发表于 2010-12-21 17:57:02 | 显示全部楼层
谢谢斑竹!
yswen 发表于 2011-1-4 12:32:36 | 显示全部楼层
谢谢楼主分享
mt_huan 发表于 2011-1-8 10:57:27 | 显示全部楼层
犀利啊,看看!
pobiyingxiong 发表于 2011-11-15 11:27:57 | 显示全部楼层
谢谢斑竹了
chaoting 发表于 2011-12-15 20:11:16 | 显示全部楼层
时序很重要呀
lu1589091 发表于 2011-12-15 20:43:55 | 显示全部楼层
顶一下,版主
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-5-26 07:09 , Processed in 0.214648 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表