切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 实现占空比为50％的3.5分频有什么好方法吗？
返回列表 发新帖
查看: 1883|回复: 2

实现占空比为50％的3.5分频有什么好方法吗？

[复制链接]
TCL 发表于 2010-5-23 08:02:49 | 显示全部楼层 |阅读模式
实现占空比为50％的3.5分频有什么好方法吗？
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| TCL 发表于 2010-5-23 08:02:59 | 显示全部楼层
要作3.5分频的时钟，可以是用cyclone or stratix 器件，这两个系列的器件中有PLL，可以实现分数倍的分频！
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

Sunlife 发表于 2015-5-20 15:04:28 | 显示全部楼层
要作3.5分频的时钟，可以是用cyclone or stratix 器件，这两个系列的器件中有PLL，可以实现分数倍的分频！
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-2 04:16 , Processed in 0.083442 second(s), 20 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表