wire能在定义的同时赋值吗？

ccs · 发表于 2010-5-24 13:12:52

wire能在定义的同时赋值吗？
wire clk_slow = cnt[23];
对吗？

ccs · 发表于 2010-5-24 13:13:22

定义时的赋初值应该为常量吧

ccs · 发表于 2010-5-24 13:13:46

可以，一般这种习惯不好

ccs · 发表于 2010-5-24 13:14:03

建议你养成好习惯，不然你以后真正去实现的时候，会出很多问题的

ghonghu · 发表于 2010-5-24 16:50:21

可以，但是这样不是好的coding style,建议多看看规范的代码

weibode01 · 发表于 2010-11-9 11:09:22

这个FPGA又不是说语句多就不好，还是规范点好

		自动登录	找回密码
密码			我要注册

站长推荐 /1