modelsim使用求助

fantastic88 · 发表于 2012-3-19 15:06:43

本帖最后由 fantastic88 于 2012-4-4 16:55 编辑

我用的 modelsim se 6.5 我把设计好的一个.V 源文件和.V测试文件放入工程里，有信号的名字，但是没有任何波形，只有前面100ns 有点东西，可是我那是暂停100ns 之后开始执行的啊，求助求助！

fantastic88 · 发表于 2012-3-20 13:46:24

来人，，，，

xiewenbin520 · 发表于 2012-3-21 13:14:34

在modelsim里创建一个工程，然后将你写的源代码和测试文件放进你所创建的工程文件夹里就行了

fantastic88 · 发表于 2012-3-21 16:20:46

回复 3# xiewenbin520
测试代码和工程写在一个文件里吗

zombes · 发表于 2012-3-24 21:59:34

回复 4# fantastic88

你的代码不用修改，还是这个文件

测试文件就是用verilog语言描述一个激励源，过程类似Quartus II中自己画激励源；

新版本的Q II已经不支持.vmf，建议你学习下激励源的书写。

OK

fantastic88 · 发表于 2012-4-5 18:35:25

回复 5# zombes

我就是这么做的但是不出波形，，，测试文件应该不会有什么问题，很简单的程序，而且我先用test bench 生成HDL文件烤过来的

zxopenljx · 发表于 2021-2-21 17:34:45

modelsim使用求助

		自动登录	找回密码
密码			我要注册

站长推荐 /1