集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2313|回复: 3

二进制到BCD码转换 Verilog代码

[复制链接]
老怪甲 该用户已被删除
老怪甲 发表于 2010-5-28 10:45:11 | 显示全部楼层 |阅读模式
二进制到BCD码转换

//
//
//-----------------------------------------------------------------------------------
// DESCRIPTION  : Bin to Bcd converter
//         Input (data_in) width : 4
//         Output (data_out) width : 8
//         Enable (EN) active : high
//
//-----------------------------------------------------------------------------------



module bin2bcd (data_in ,EN ,data_out );

input [3:0] data_in ;
input EN ;
output [7:0] data_out ;
reg [7:0] data_out ;



  always @(data_in or EN )
  begin
    data_out = {8{1'b0}};
    if (EN == 1)
    begin
      case (data_in [3:1])
        3'b000 : data_out [7:1] = 7'b0000000;
        3'b001 : data_out [7:1] = 7'b0000001;
        3'b010 : data_out [7:1] = 7'b0000010;
        3'b011 : data_out [7:1] = 7'b0000011;
        3'b100 : data_out [7:1] = 7'b0000100;
        3'b101 : data_out [7:1] = 7'b0001000;
        3'b110 : data_out [7:1] = 7'b0001001;
        3'b111 : data_out [7:1] = 7'b0001010;
        default : data_out [7:1] = {7{1'b0}};
      endcase
      data_out [0] = data_in [0];
    end
  end

endmodule
Sunlife 发表于 2015-4-7 10:37:40 | 显示全部楼层
二进制到BCD码转换
lixirui 发表于 2018-6-15 15:31:09 | 显示全部楼层
二进制到BCD码转换 Verilog代码
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-2 17:13 , Processed in 0.060186 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表